VHDL - Návrh mikroprocesoru

Důvod vzniku

Tento návrh vznikl jako semestrální práce z prostředí automatizovaného návrhu pod vedením Ing. Zdrálka. Záměrem tohoto projektu bylo, aby jsme si vytvořily představu jak fungují procesory a co se uvnitř děje. Díky náročnosti na teoretické znalosti z oblasti procesorů jsme měli problémy se samotnou konstrukcí programových útvarů a to je také jeden z důvodů proč zůstal tento projekt rozpracován.

Na projektu pracovaly:

Ing. Jaroslav Zdrálek

Leoš Maršálek

Miroslav Čopian

Lukáš Vaculík

Cíl projektu

Cílem našeho snažení měl být 16-bitový procesor který měl teoreticky pracovat na 10 MHz Procesor měl umět základní jednooperandové (např jmp,inc) ,dvojoperandové (např: mov,add,subb) a bezoperandové instrukce (např. clr)

Základní schéma

Navrhli jsme si takovéto schéma mikroprocesoru. Určitě existují daleko lepší možnosti návrhu takovéhoto schématu, ale my jsme pro naše účely volily právě toto schéma.

Popis jednotlivých prvků jazykem VHDL

Aritmeticko-logická jednotka:

16-bitový registr:

Banka registrů

Dekodér instrukcí

Dekoder NZVC bitů

Blok hodin

Mux 2 16-bitové vstupy

Mux 2 6-bitové vstupy

Mux 3 6-bitové vstupy

Mux 4 1-bitové vstupy

Paměť

Sestavení jednotlivých dílů

Jednotlivé komponenty jsme zakomponovaly podle tohoto schématu. Čísla u jednotlivých vodičů představují označení, které je uloľeno v tabulce za schématem.

Všechny předešlé komponenty jsou "spojeny" v architektuře Hazardu

Vlastni architektura procesoru Hazard

Řízení procesoru hazard

Další věci které jsme využily při návrhu

Zdrojáky a další informace používané při návrhu najdete v sekci download

Download

Hazard.zip

Hazard01.zip

Reklama